英特尔在国际超级计算大会上的主题演讲附带了一个新的路线图，以实现其到 2027 年提供 Zettascale 级性能的艰巨目标。正如您在上面的英特尔超级计算芯片路线图中看到的那样，今天的公告包括英特尔 Rialto Bridge 的第一个细节GPU 是其尚未推出的 Ponte Vecchio GPU 的下一代产品。Rialto Bridge 数据中心 GPU 将在较新的工艺节点上运行多达 160 个内核，具有明显经过大量改造的架构，以高达 800W 的功率运行，在应用程序中提供高达 30% 的性能，并在中期开始提供样品2023 年。

此外，英特尔还分享了有关 Falcon Shores XPU 的更多详细信息，该芯片将具有不同数量的 x86 内核、GPU 内核和内存，具有令人眼花缭乱的可能配置。英特尔计划将其 CPU 和 GPU 产品线合并到这个单一的可组合产品中，并在 2024 年将这两个产品线合并为一个产品线。

我们现在还拥有英特尔配备 HBM 的 Sapphire Rapids 服务器芯片的第一个基准测试，它们正在进入市场以与 AMD 抗衡Milan-X处理器。英特尔声称，这些芯片在内存吞吐量受限的应用中提供的性能是其 Ice Lake Xeon 前代产品的三倍。

实现英特尔的 Zettascale 目标需要一系列进步，其中许多是革命性的，今天，该公司还分享了一些近期目标，同时还通过 Zettascale 构建模块路线图勾勒出更广泛的长期计划。让我们深入了解公告。

英特尔坚持以桥梁命名其企业级 GPU，当前一代Ponte Vecchio紧随其后的是 Rialto Bridge，这是英特尔的下一代数据中心 GPU，将于 2023 年上市。英特尔透露，这款芯片的功能高达160 个 Xe 内核，比 Ponte Vecchio 上的 128 个内核大幅增加。

正如我们在上面看到的，虽然 Ponte Vecchio 设计由 16 个计算块组成，这些块排列在芯片中心的两个库中，每个块有 8 个内核，而 Rialto Bridge 只有 8 个较长的块(大概)有 20 个 Xe 内核每一个都标志着重大的设计转变。

我们还看到，Ponte Vecchio 的 Rambo Cache 切片已被移除，但内核两侧仍有 8 个未知风味的 HBM 切片，而芯片封装的相对角落则排列了两个 Xe link 切片。为了帮助说明差异，上述相册中的最后六张图片包括当前一代 Ponte Vecchio 设计的框图。

Rialto Bridge 带有一个较新的未指定的工艺节点，但英特尔尚未指定哪些组件将得到升级(推测，所有组件都将迁移到较新的节点)。目前，英特尔将其“英特尔 7”节点用于 Ponte Vecchio 的基本块和缓存，台积电 5nm 用于计算块，台积电 7nm 用于 Xe link 块。

Rialto Bridge 还带有未指定的架构增强功能，类似于“tick”，与 Ponte Vecchio 相比，应用程序的性能提升高达 30%。英特尔尚未提供任何基准来支持这些说法，我们不确定如果这些改进是在相同的时钟/功率范围内。但是，30% 的预测与核心数量增加 25% 密切相关，这意味着我们不会看到实质性的 IPC 改进。